Verschillende soorten digitale systemen zijn opgebouwd uit zeer weinig soorten basisnetwerkconfiguraties zoals EN-poort, NAND-poort, of poort, enz. Deze elementaire circuits worden keer op keer gebruikt in verschillende topologische combinaties. Naast het uitvoeren van logica, moeten digitale systemen ook binaire getallen opslaan. Voor deze geheugencellen, ook wel bekend als SLIPPER' s zijn ontworpen. Om enkele functies uit te voeren, zoals binaire optelling. Daarom, om dergelijke functies uit te voeren, combinaties van logische poorten en FLIP-FLOPs zijn ontworpen via een single-chip IC. Deze IC's vormen de praktische bouwstenen van de digitale systemen. Een van die bouwstenen die voor binaire optelling wordt gebruikt, is de Carry Look-ahead Adder.
Wat is een Carry Look-ahead-adder?
Een digitale computer moet circuits bevatten die rekenkundige bewerkingen kunnen uitvoeren, zoals optellen, aftrekken, vermenigvuldigen en delen. Onder deze zijn optellen en aftrekken de basisbewerkingen, terwijl vermenigvuldigen en delen respectievelijk het herhaald optellen en aftrekken zijn.
Om deze bewerkingen uit te voeren, worden ‘Optelschakelingen’ geïmplementeerd met behulp van logische basispoorten. Toevoercircuits zijn ontwikkeld als Half-adder, Full-adder, Ripple-carry Adder en Carry Look-ahead Adder.
Een van deze Carry Look-ahead Adder is het snellere optelcircuit. Het vermindert de voortplantingsvertraging die optreedt tijdens het toevoegen door complexere hardwarecircuits te gebruiken. Het is ontworpen door het ripple-carry-optelcircuit zo te transformeren dat de draaglogica van de opteller wordt veranderd in logica met twee niveaus.
4-bits Carry Look-ahead Adder
In parallelle optellers wordt de carry-uitvoer van elke volledige opteller gegeven als een carry-invoer naar de volgende hogere orde-toestand. Daarom is het met deze optellers niet mogelijk om carry- en somuitgangen van welke toestand dan ook te produceren, tenzij er een carry-ingang beschikbaar is voor die toestand.
Dus om de berekening te laten plaatsvinden, moet het circuit wachten tot de carry-bit zich naar alle toestanden heeft voortgeplant. Dit veroorzaakt een overdrachtsvertraging in het circuit.
4-bit-Ripple-Carry-Adder
Beschouw het 4-bits rimpel-carry-optelcircuit hierboven. Hier kan de som S3 worden geproduceerd zodra de ingangen A3 en B3 worden gegeven. Maar carry C3 kan niet worden berekend totdat de carry bit C2 is toegepast, terwijl C2 afhankelijk is van C1. Daarom moet carry zich door alle staten voortplanten om definitieve steady-state-resultaten te produceren. Dit vergroot de overdrachtsvertraging van het circuit.
De voortplantingsvertraging van de opteller wordt berekend als 'de voortplantingsvertraging van elke poort maal het aantal trappen in het circuit'. Voor de berekening van een groot aantal bits moeten meer trappen worden toegevoegd, wat de vertraging veel erger maakt. Om deze situatie op te lossen, werd de Carry Look-ahead Adder geïntroduceerd.
Om de werking van een Carry Look-ahead Adder te begrijpen, wordt hieronder een 4-bit Carry Look-ahead Adder beschreven.
4-bit-Carry-Look-ahead-Adder-Logic-Diagram
In deze opteller is de carry-invoer in elk stadium van de opteller onafhankelijk van de carry-bits die in de onafhankelijke trappen worden gegenereerd. Hier is de uitvoer van elke trap alleen afhankelijk van de bits die in de vorige fasen zijn toegevoegd en de carry-invoer die in de beginfase wordt geleverd. Daarom hoeft de schakeling in geen enkel stadium te wachten op het genereren van een carry-bit uit de vorige fase en kan de carry-bit op elk moment worden geëvalueerd.
Truth Table of Carry Look-ahead Adder
Om de waarheidstabel van deze opteller af te leiden, worden twee nieuwe termen geïntroduceerd: Carry genereren en dragen propageren. Carry genereert Gi = 1 wanneer er een carry Ci + 1 wordt gegenereerd. Het hangt af van Ai- en Bi-ingangen. Gi is 1 als Ai en Bi beide 1 zijn. Daarom wordt Gi berekend als Gi = Ai. Bi.
Carry gepropageerde Pi wordt geassocieerd met de propagatie van carry van Ci naar Ci + 1. Het wordt berekend als Pi = Ai ⊕ Bi. De waarheidstabel van deze opteller kan worden afgeleid uit het wijzigen van de waarheidstabel van een volledige opteller.
Met behulp van de termen Gi en Pi worden de Sum Si en Carry Ci + 1 gegeven zoals hieronder -
- Si = Pi ⊕ Gi.
- Ci + 1 = Ci.Pi + Gi.
Daarom kunnen de draagbits C1, C2, C3 en C4 worden berekend als
- C1 = C0.P0 + G0.
- C2 = C1.P1 + G1 = (C0.P0 + G0) .P1 + G1.
- C3 = C2.P2 + G2 = (C1.P1 + G1) .P2 + G2.
- C4 = C3.P3 + G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3.
Het kan worden afgeleid uit de vergelijkingen die Ci + 1 dragen, hangt alleen af van de carry C0, niet van de tussenliggende carry-bits.
Carry-Look-ahead-Adder-Truth-Table
Schakelschema
De bovenstaande vergelijkingen worden geïmplementeerd met behulp van combinatieschakelingen met twee niveaus, samen met EN-, OF-poorten, waarbij wordt aangenomen dat poorten meerdere ingangen hebben.
Carry-Output-Generation-Circuit-of-Carry-Look-ahead-Adder
Het Carry Look-ahead Adder-circuit van 4-bit wordt hieronder gegeven.
4-bit-Carry-Look-ahead-Adder-schakelschema
8-bits en 16-bits Carry Look-ahead optelschakelingen kunnen worden ontworpen door het 4-bits optellerschakeling te cascaderen met carry-logica.
Voordelen van Carry Look-ahead Adder
In deze opteller wordt de voortplantingsvertraging verminderd. De carry-output in elke fase is alleen afhankelijk van de initiële carry-bit van de begintrap. Met deze opteller is het mogelijk om de tussenresultaten te berekenen. Deze opteller is de snelste opteller die wordt gebruikt voor berekeningen.
Toepassingen
High-speed Carry Look-ahead Adders worden gebruikt zoals geïmplementeerd als IC's. Daarom is het gemakkelijk om de opteller in circuits in te bedden. Door twee of meer optellers te combineren, kunnen berekeningen van booleaanse functies met een hoger bit eenvoudig worden uitgevoerd. Hier is de toename van het aantal poorten ook matig bij gebruik voor hogere bits.
Voor deze toevoeging is er een afweging tussen oppervlakte en snelheid. Wanneer het wordt gebruikt voor berekeningen met hogere bits, biedt het een hoge snelheid, maar de complexiteit van het circuit wordt ook vergroot, waardoor het gebied dat door het circuit wordt ingenomen groter wordt. Deze opteller wordt meestal geïmplementeerd als 4-bits modules die bij gebruik voor hogere berekeningen aan elkaar worden gekoppeld. Deze opteller is duurder in vergelijking met andere toevoegingen.
Voor booleaanse berekeningen in computers worden regelmatig adders gebruikt. Charles Babbage implementeerde een mechanisme om te anticiperen op de carry-bit in computers, om de vertraging veroorzaakt door de rimpel dragen adders Bij het ontwerpen van een systeem is de rekensnelheid de hoogste doorslaggevende factor voor een ontwerper. In 1957 patenteerde Gerald B. Rosenberger de moderne Binary Carry Look-ahead Adder. Op basis van de analyse van poortvertraging en simulatie, worden experimenten uitgevoerd om het circuit van deze opteller te wijzigen om het nog sneller te maken. Wat is voor een n-bit carry look-ahead opteller de voortplantingsvertraging, wanneer gegeven dat een vertraging van elke poort 20 is?
Afbeelding tegoed
