Het belangrijkste nadeel van de combinatieschakeling dat wil zeggen, het gebruikt geen geheugen om de huidige en vorige staten op te slaan. Daarom heeft de vorige ingangstoestand geen enkel effect op de huidige toestand van het circuit. Terwijl het sequentiële circuit geheugen heeft, zodat de uitvoer kan variëren op basis van de invoer. Dit type schakelingen maakt gebruik van eerdere invoer, uitvoer, klok en een geheugenelement. Hier kunnen de geheugenelementen latch of flip-flops zijn. De sequentiële circuits zijn ontworpen door verschillende methoden, zoals door ROM's en flips, PLA's, CPLD's (Complex Programmable Logic Device) FPGA's (Field Programmable Gate Array) In dit artikel gaan we alleen bespreken hoe je een sequentieel circuit kunt ontwerpen met PLA's.
Het blokschema van het sequentiële circuit zoals hieronder weergegeven:
Blokschema van sequentieel circuit
Ontwerpen van een sequentieel circuit met PLA's
Opeenvolgende circuits kan worden gerealiseerd met PLA's (Programmable Logic Arrays) en flip-flops. In dit ontwerp kan de toestandstoewijzing belangrijk zijn omdat het gebruik van een goede toestandstoewijzing het vereiste aantal producttermen kan verminderen en daarmee de vereiste grootte van de PLA. Een productterm die wordt gedefinieerd als de combinatie van literalen, waarbij elke letterlijke een variabele is of de negatie ervan.
Laten we het ontwerp namelijk als een code-omzetter beschouwen. De onderstaande staatstabel kan worden gerealiseerd door één PLA en drie te gebruiken slippers zoals hieronder weergegeven. Deze circuitconfiguratie lijkt sterk op het op ROM-flip-flop gebaseerde ontwerp, behalve dat ROM wordt vervangen door de PLA van geschikte grootte. De staatsopdracht leidt tot de onderstaande waarheidstabel. Deze tabel zou kunnen worden opgeslagen in een PLA met vier ingangen, 13 producttermen en vier uitgangen, maar dit zou in vergelijking met de ROM van 16 woorden weinig verkleining bieden.
| X Q1 Q2 Q3 | Met D1 D2 D3 |
| 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 | 1 0 0 1 1 0 1 1 0 1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 0 X X X X 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 0 0 0 X X X X X X X X |
Tafel: Truth Table
CADEAU STAAT
| VOLGENDE STAAT X = 0 1 | CADEAU UITGANG (Z) |
| NAAR | B C | 1 0 |
B. C | DE En E | 1 0 0 1 |
D IS | H H H M | 0 1 1 0 |
H. M. | A A NAAR - | 0 1 1 - |
Tabel: staatstabel
Ontwerpen van sequentiële schakelingen met PLA
Input-outputvergelijkingen afgeleid door Karnaugh Map
Hier, aangezien er zeven toestanden zijn, zijn drie D-flip-flops vereist. Daarom is een PLA-circuit met 4 ingangen en 4 uitgangen vereist. Als de toestandstoewijzing van de code-omzetter in aanmerking wordt genomen, kunnen de resulterende uitgangsvergelijking en D-flip-flop-ingangsvergelijkingen die zijn afgeleid van de Karnaugh, de volgende vergelijkingen schrijven
D1 = Q1 + = Q2 '
D2 = Q2 + = Q2 '
D3 = Q3 + = Q1 Q2 Q3 = X ”Q1 Q3” = X Q1 ”Q2”
Z = X ”Q3” + X Q3
| X Q1 Q2 Q3 | Met D1 D2 D3 |
- - 0 - - 1 - - - 1 1 1 0 1 - 0 1 0 0 - 0 - - 0 elf
| 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0
|
De PLA-tabel die overeenkomt met deze vergelijkingen wordt gegeven in de bovenstaande tabel. Deze tabel kan worden gerealiseerd door PLA te gebruiken met vier inputs, zeven producttermen en vier outputs. Om de werking van het bovenstaande ontwerp in eerste instantie te verifiëren, neem aan dat X = 0 en Q1Q2Q3 = 000. Dit selecteert rijen - - 0- en 0 - - -0 in de tabel, dus Z = 0 en D1D2D3 = 100. Na de actieve klokflank, Q1Q2Q3 = 100. Als de volgende invoer X = 1 is, worden rijen - - 0 - en - 1- - geselecteerd, dus Z = 0 en D1D2D3 = 110. Na de actieve klokflank, Q1Q2Q3 = 110.
Programmeerbare Logic Array (PLA)
Programmable Logic Array is een programmeerbaar logisch apparaat. Het wordt over het algemeen gebruikt om combinationele logische circuits te implementeren. De PLA heeft een set programmeerbare EN-vlakken (EN-array), die zijn gekoppeld aan een set programmeerbare OF-vlakken (OF-array), die vervolgens tijdelijk kunnen worden aangevuld om een uitvoer te produceren. Deze lay-out maakt het mogelijk een groot aantal logische functies te synthetiseren in het som van producten (SOP) canonieke vormen. Een eenvoudig blokschema van een PLA wordt hieronder gegeven.
Blokschema van een PLA
Het belangrijkste verschil tussen PLA en PAL (programmeerbare arraylogica) is,
PLA: beide EN-vliegtuig en OF-vliegtuig zijn programmeerbaar.
PAL: Alleen het EN-vlak is programmeerbaar, terwijl het OF-vlak vast is.
Voor een beter begrip van PLA beschouwen we hier het onderstaande voorbeeld.
Laten we proberen deze functie te implementeren. F1 en f2 worden gegeven als
Ingangen x1, x2, x3 en hun respectievelijke gecomplementeerde signalen worden gegeven aan het programmeerbare EN-vlak, daar krijgen we EN-vlakuitgangen als P1, P2, P3 genaamd minterms. Vervolgens worden deze signalen aan het programmeerbare OF-vlak gegeven om de vereiste uitvoerfunctie f1 en f2 (som van producten) te produceren. De onderstaande afbeelding beschrijft de implementatie van de PLA op poortniveau voor een bepaalde functionaliteit.
Implementatie van de PLA
Dit gaat allemaal over het ontwerpen van sequentiële schakelingen met PLA. We zijn van mening dat de informatie in dit artikel nuttig voor u is om dit concept beter te begrijpen. Bovendien, alle vragen over dit artikel of enige hulp in implementatie van elektrische en elektronische projecten , kunt u ons benaderen door in de commentaarsectie hieronder te reageren. Hier is een vraag voor jou, Wat wordt bedoeld met een sequentieel circuit?
