IC 4040 Datasheet, Pinout, Applicatie

De IC 4040 is technisch gezien een 12-traps binaire rimpel-tellerchip, in eenvoudige bewoordingen een apparaat dat een berekende vertraagde frequentie-uitvoer produceert als reactie op elke puls die wordt aangelegd aan zijn klokingang. Deze vertraging wordt verhoogd met een snelheid van 2 ^ (n), waarbij n de pinoutvolgorde is in de volgorde van de outputs.

Belangrijkste technische specificaties

De belangrijkste kenmerken en specificaties van de IC kunnen als volgt worden opgevat:

Volledig gebufferde 12 uitgangen die de ingangsklokken verdelen met de snelheid 2 ^ (n) waarbij n = de pinout-volgorde beginnend van Q0 tot Q11.

De bovenstaande volgorde van de uitgangen gebeurt in reactie op elke dalende flank van de klok die wordt toegepast op de CP-pinout van de klokingang. De IC zal zelfs op een relatief langzaam dalende klokpuls even effectief reageren.

Een enkele asynchrone master-reset (MR) -ingang die alle uitgangen op nul zet wanneer een hoge logica wordt toegepast, terwijl een constante lage logica ervoor zorgt dat de IC actief blijft.

De IC wordt volledig operationeel met Vdd vanaf 3V en behoudt een constante operationele karakteristiek, zelfs bij spanningen rond 15V.

Laten we eens kijken naar de parameters die niet mogen worden overschreden voor de IC 4040

• Voedingsspanning (Vdd) = typisch tussen 3V en 15V, waarbij 18V de maximale limiet is.
• Ingangsspanning (Vi) = De spanning die kan worden toegepast op de ingangen zoals CP, MR enz. Moet doorgaans lager zijn dan Vdd of ten hoogste = Vdd + 0,5 V
• Optimale bedrijfsstroomvereiste = 50mA aangezien er zoveel uitgangen bij betrokken zijn en elke uitgang

Pinout-details

Het bovenstaande diagram geeft de pin-outconfiguratie van de IC 4040 weer, deze kunnen worden geëvalueerd zoals aangegeven onder:

Pinouts Q0 tot Q11 zijn de uitgangen van het IC.

1. Vss is de grondpin.
2. Vdd is de positieve pin.
3. MR is de reset-pinout
4. CP is de klokingang.

Timingvolgorde

Laten we nu de timing van de uitgangssignalen van de IC 4040 analyseren. Zoals weergegeven in het volgende diagram, kunnen we de volgende details zien en begrijpen:

Zolang de MR-ingang hoog is, produceren de IC-uitgangen geen respons. Zodra het laag wordt, begint de IC te reageren en de ingangsklok op de CP-ingang te tellen.

De eerste uitgangspen Q0 wordt hoog na 2 ^ (n) klok bij CP, dat is = 2 ^ (0) = 1, wat betekent dat Q0 hoog wordt bij de dalende flank van de eerste puls en laag wordt als reactie op de dalende flank van de volgende klok enzovoort.
Evenzo wordt Q1 hoog na 2 ^ (1) = 2, wat betekent dat het hoog wordt zodra een dalende flank van de tweede klok wordt gedetecteerd en laag wordt bij de dalende flank van de 4e volgende klok, enzovoort.

Op dezelfde manier gaat Q2 hoog en laag na 2 ^ (2) = de dalende flanken van de 4e klok, enzovoort.

De bovenstaande reeks wordt voortgezet tot Q11, in reactie op de aanhoudende klokingangen bij CP.

Het betekent dat als veronderstel dat de CP wordt geklokt met een 1Hz-puls, Q11 hoog zou worden na 2 ^ 11 seconden of na 2048 seconden, dat is gelijk aan ongeveer 34 minuten, stel je eens voor hoeveel vertraging je kunt bereiken door simpelweg de klokingang te verhogen met seconden of misschien minuten.

Toepassingstips

Uit de bovenstaande gedetailleerde analyse van het IC 4040-gegevensblad kunnen we concluderen dat de IC doorgaans geschikt is voor alle toepassingen waarbij vereisten voor frequentieverdeling of vertraagde generatievereisten nodig zijn.

Daarom zou het specifiek geschikt kunnen worden voor frequentiedelercircuittoepassingen, timers met een lange duur, flitsers en andere soortgelijke toepassingen.